Article : [PAP304]
Titre : Y.-H. LEE, T. LINTON, K. WU, N. MIELKE, Effect of trench edge on pMOSFET reliability, Microelectronics Reliability, Volume 41, Issue 5, May 2001, pp. 689-696.
Cité dans :[REVUE219] Elsevier Science, Microelectronics Reliability, Volume 41, Issue 5, Pages 625-777, May 2001.Auteur : Yung-Huei Lee
Pages : 689 - 696
Lien : private/LEE1.pdf - 583 Ko.
Stockage : Thierry LEQUEU
Site : http://www.sciencedirect.com/science/article/pii/S0026271401000026
Abstract :
Scaling of MOSFET increases the portion of the device channel that is affected by proximity to the shallow trench isolation (STI) trench. Experimental data show that this proximity effect results in a channel-width dependent hot-carrier degradation of pMOSFETs in a 0.25 µm CMOS technology. Device simulations are used to show that electric field differences between the STI edge and center channel region are responsible for the channel-width dependent degradation. Discrete device measurements and product burn-in data are presented to support this explanation of the pMOSFET degradation mechanism.
Mise à jour le lundi 10 avril 2023 à 18 h 54 - E-mail : thierry.lequeu@gmail.com
Cette page a été produite par le programme TXT2HTM.EXE, version 10.7.3 du 27 décembre 2018.
| Copyright 2023 : | |
Les informations contenues dans cette page sont à usage strict de Thierry LEQUEU et ne doivent être utilisées ou copiées par un tiers.
Powered by www.google.fr, www.e-kart.fr, l'atelier d'Aurélie - Coiffure mixte et barbier, La Boutique Kit Elec Shop and www.lequeu.fr.