S. DALIENTO, N. RINALDI, A. SANSEVERINO, P. SPIRITO, "Two-dimensional analysis of a test structure for lifetime profile measurements", IEEE Transactions on Electron Devices, Vol. 42, NO. 11, November 1995, pp. 1924-1928.

S. DALIENTO, N. RINALDI, A. SANSEVERINO, P. SPIRITO, "Two-dimensional analysis of a test structure for lifetime profile measurements", IEEE Transactions on Electron Devices, Vol. 42, NO. 11, November 1995, pp. 1924-1928. Copyright - [Précédente] [Première page] [Suivante] - Home

Article : [SHEET181]

Titre : S. DALIENTO, N. RINALDI, A. SANSEVERINO, P. SPIRITO, Two-dimensional analysis of a test structure for lifetime profile measurements, IEEE Transactions on Electron Devices, Vol. 42, NO. 11, November 1995, pp. 1924-1928.

Cité dans : [DATA036] Recherche sur les mots clés 3D simulation with ISE for semiconductor, 2000.

Auteur : DALIENTO S
Auteur : RINALDI N
Auteur : SANSEVERINO A
Auteur : SPIRITO P

Info : "TWO DIMENSIONAL DEVICE SIMULATION" OU "TWO DIMENSIONAL SIMULATION" - 1/10 réponses.
Adresse : Univ of Naples, Naples, ITA
Nature : Périodique
Source : IEEE Transactions on Electron Devices
ISSN : 0018-9383
CODEN : IETDAI
Pays : USA
Date : 1995
Volume : 42
Numéro : 11
Pages : 1924 - 1928
Références : 7 Refs.
Langue : Anglais
Stockage : Thierry LEQUEU, le 10 juillet 2000.

Résumé :
A new electrical measurement technique has been proposed [1] that allows to obtain the 'local' lifetime value in Si layers,
by superposing ac measurements on a dc bias in a three-terminal test structure, and hence to extract a lifetime 'profile'
along the depth of the layer by varying the voltage bias. In this paper two-dimensional effects that could arise due to the
lateral current flow in the test structure are studied, and are related to the modifications of the lifetime profile
extracted. Both a simplified analysis and 2-D simulations of the test structure behavior allow to explain the 2-D effects
responsible for deviation of the lifetime profile from the correct one as dependent on the geometry of the test structure.
Moreover design rules are given for the test structure, that keep the error in the profile extracted within safe limits.

Code : 001B00G50; 001D03C; 001D02C; 001A02I01; 001D05A; 001D03E
Mots_clés : Théorie ; Mesure courant électrique ; Silicium semiconducteur ; Simulation ordinateur ; Géométrie ; Courant électrique ; Electrode ; Mesure grandeur électrique ; Expérience
Mots_clés : Two dimensional analysis ; Two dimensional simulation ; Two dimensional effects ; Test structure ; Lateral diode ; Theory ; Electric current measurement ; Semiconducting silicon ; Computer simulation ; Geometry ; Electric currents ; Electrodes ; Electric variables measurement ; Experiments
Localisation : INIST - 222 F3
Numéro : 95-0599421; INIST

Mise à jour le lundi 10 avril 2023 à 18 h 59 - E-mail : thierry.lequeu@gmail.com
Cette page a été produite par le programme TXT2HTM.EXE, version 10.7.3 du 27 décembre 2018.

Les informations contenues dans cette page sont à usage strict de Thierry LEQUEU et ne doivent être utilisées ou copiées par un tiers.
Powered by www.google.fr, www.e-kart.fr, l'atelier d'Aurélie - Coiffure mixte et barbier, La Boutique Kit Elec Shop and www.lequeu.fr.